江苏芯缘半导体有限公司



Jiangsu Thankyou Semiconductor Co.,Ltd.

求是缘半导体周要闻-莫大康(2026.6.22)
来源: | 作者:芯缘 | 发布时间: 2026-06-22 | 346 次浏览 | 🔊 点击朗读正文 ❚❚ | 分享到:


中国光芯片迎来黄金窗口期




AI引爆刚需、海外断供缺货、国内技术突破、政策资金加持、新路线换道超车,2026–2028是中国光芯片最关键的 2–3 年窗口期 。
一、需求端:AI 把光芯片变成“算力心脏”


  • 大模型集群从万卡到十万卡,GPU:光模块≈1:8~1:12,带宽需求指数级增长。
  • 800G/1.6T 光模块2026年预计146亿美元,占光模块市场64% 。
  • 光芯片从“通信配件”升级为决定算力上限的战略资源 。


二、供给端:海外垄断+严重缺货,留出替代窗口


  • 高端光芯片(25G+)国产化率仅4%,长期被 Lumentum、Broadcom垄断。
  • EML/CW 激光器严重缺货,缺口25%–30%,交期6个月以上,至少持续到2027年 。
  • 海外扩产慢、设备受限,产能天花板明显,中国厂商有机会填空。


三、国产端:技术全面突破,从“能用”到“好用”


  • 25G DFB/EML:光迅、源杰、三安批量供货。
  • 100G EML:长光华芯、源杰2025–2026年量产,进入国际供应链 。
  • 硅光/CPO:仕佳、华工、光迅加速验证,避开InP瓶颈,换道超车。
  • 产业链完整:设计—外延—制造—封测—模块全覆盖,成本和响应速度优势明显。


四、政策+资本:举国体制加持,钱和订单都到位


  • 工信部2026年6月发文:2028年核心光芯片自主可控率≥70%。
  • “十五五”将高速光电芯片列为核心攻关对象,运营商集采倾斜。
  • 一级市场2024–2026年融资超300亿元,头部企业产能快速扩张 。


五、时间窗口:2026–2028是“唯一突围期”


  • 海外验证周期长(18–24个月),2025–2027是国产替代黄金期 。
  • 800G放量、1.6T起量、CPO试点,三代技术切换叠加,后发者易超车。
  • 2028年后海外新产能落地,窗口期将收窄 。


总结
现在是需求爆发+供给短缺+技术成熟+政策强推+路线变革五重共振,中国光芯片正处在从低端替代迈向高端引领的最佳窗口期 。

钼走向先进制程,当铜互连逼近极限,半导体材料链开始重新定价


今天半导体已经大量消耗钼,而是钼正从传统合金金属,逐步进入先进制程互连、接触、存储器金属化和设备材料体系。一旦钼从研发导入量产,它的供应链属性会从“工业金属”变成“先进制程材料”。
1. 为什么现在讨论钼?因为铜互连正在逼近物理极限
过去二十多年,先进逻辑芯片的主流互连体系是Cu + low-k dielectric。铜的体电阻率低,是很好的导体。但制程继续向2nm及以下推进时,问题变得明显:


  1. 线宽越来越窄,铜线中的电子表面散射、界散射显著增强,实际电阻率上升。
  2. 铜需要 barrier / liner 防止扩散并帮助粘附,Ta/TaN、Co、Ru 等辅助层会占掉越来越多的有效导电截面积。
  3. 低k介质越来越薄、机械强度下降,RC delay、IR drop、可靠性和3D堆叠强度一起变成瓶颈。


Applied Materials 在2024年发布互连材料方案时也强调,2nm及以下节点中,铜线变窄会导致电阻急剧上升,barrier/liner占据线槽体积比例越来越高,最终难以形成低电阻、无空洞的铜互连;其RuCo方案是为了把铜互连继续延伸到2nm及以后。
所以,“钼替代铜”不是说所有金属层马上从铜变成钼,而是指在极窄线宽、局部互连、接触、存储器字线/位线、部分MOL/BEOL结构中,业界开始评估钼、钌、钴等替代金属,以解决铜在小尺寸下的尺寸效应和barrier占比问题。
2. 钼为什么被重新关注?
钼的优势不是体电阻率低于铜。铜的体电阻率仍然很优秀。钼的价值在于:当尺寸缩小到纳米级时,实际导电能力不只取决于体电阻率,还取决于尺寸效应、是否需要barrier、沉积填充能力、热稳定性、可靠性和工艺集成。
Lam Research 2025年的Semi 101文章明确提到,半导体行业正在从钨向钼转移,以满足AI时代需求;钼在小尺寸结构中相较钨有更低电阻率,不需要像钨那样的粘附层或阻挡层,并且较短的电子平均自由程使其更适合先进小尺寸结构。
这句话非常关键。它说明钼的机会并不只来自“替代铜”,也来自替代钨。过去很多contact plug、local interconnect、存储器金属化结构中长期使用钨;但当结构继续缩小、AI芯片和3D存储对低阻互连要求提高时,钼成为一个更有吸引力的候选材料。

图片

3. 钼在先进半导体中的主要应用路径

需要注意:钼不是铜的唯一替代路线。 目前最接近产业化的路线中,Ru、Co、Mo都在不同结构里竞争。imec早在2020年就提出,2nm及以后BEOL/MOL需要研究替代金属和半大马士革集成;其当时重点展示的是Ru semi-damascene与airgap技术,并强调barrier-less金属可降低接触电阻和互连RC瓶颈。
因此,钼的产业位置更准确地说是:先进互连替代金属候选之一,同时在“钨向钼转换”的存储/接触金属化场景中更具现实性。03

中国的星链布局要有紧迫感


千帆星座又被称为“中国星链”,是中国正在建设的低轨卫星互联网星座计划。
近日千帆星座卫星系统总指挥胡海鹰谈及当下低轨卫星互联网领域的竞争现状,直言海外星链已经抢先占据了大量优质太空轨道和频率资源,我们面临不小的追赶压力。
目前马斯克星链在轨卫星数量已经达到1.24万颗,占据全球六成以上的在轨活跃卫星。它规划的总数量更是多达4.2万颗,直接拿下了低轨卫星近七成的优质位置。
尤其是在500至600公里高度的手机直连黄金轨道,星链已经提前布局,将超过70%的最佳轨道资源收入囊中。相比之下,中国在轨航天器仅占全球的不到10%。
以中国的“千帆星座”为例,截止到6月5日卫星数量只有200颗,一期目标是在2026年7月前完成324颗卫星的组网,与马斯克的星链差距明显。
胡海鹰指出,太空轨道和通信频率都是不可再生资源,国际上遵循先到先得的规则,优质点位被抢占后,后续想要布局难度会大幅增加。
其实中国很早就开始研究低轨卫星,2003年就发射了第一颗低轨通信实验星,那时马斯克的“星链”还不存在。
只是国内地面通信网络太好了,让低轨卫星通信在国内显得“没那么急需”,发展节奏慢了下来。美国恰恰相反,想出太空基站的弯道超车计划。
如今不管是远洋航行、空中航班,还是南北极科考、野外勘探,都离不开卫星网络,遇到重大灾害时,卫星更是保障通信的关键,自主可控的卫星网络有着极高的战略价值。
胡海鹰强调,GPS的教训就在眼前,如果中国不能在低轨通信领域拥有自己的“星链”,当年相似的一幕,难保不会重演。而低空轨道资源,无论是在空间还是时间上,给中国留下的都是有限的。04

谷歌选定三星代工最新TPU,台积电一家独大时代或走向终结


据最新消息,谷歌可能准备牵手三星合作开发新一代芯片。
但是三星也并非唯一的合作商,除了三星外,谷歌还找了联发科与台积电进行设计协助及代工。近年来,这种多供应商或者Chiplet分工在业内也越来越常见。
联手打造第十代TPU
据知情人士透露,目前谷歌正在与三星电子洽谈,计划由三星承接其一款最新一代的AI芯片部分组件生产工作。而这颗AI芯片,便是谷歌第十代TPU,代号为“冰鱼”(Icefish),主要是面向数据中心的新一代AI加速器,目前仍处于设计阶段,最早于2028年量产。
从制作上来看,三星主要负责的是内存I/O Die,即连接计算核心与HBM等内存的桥梁,采用2nm GAA工艺制程。I/O Die主要负责SerDes、PCIe/CXL 等接口,以及与HBM的互联,同时相对更标准化,更适合三星。
更何况HBM本身就是三星、SK海力士等存储巨头的舒适区,在HBM4时代,内存接口的逻辑层(Base Die/Buffer Die)正式转向先进制程。三星作为全球唯一一家同时拥有HBM和晶圆代工的企业,也是最懂得如何设计和制造能够完美兼容、做出HBM最高速度的I/O 组件。
而核心计算引擎(计算Die)则是由台积电代工,采用其最尖端的1.4nm先进制程。这是AI算力的核心,对于晶体管密度和功耗比要求到了极致,因此谷歌依然选择最稳妥、技术最领先的台积电。此外,在这颗芯片设计阶段,谷歌还引入了联发科,主要是为了分工和制衡。
这种拆分本质是Chiplet思路,不同功能模块用不同工艺节点、不同代工厂生产,再通过先进封装(CoWoS、EMIB等)集成在一起。
毕竟I/O部分的电路并不需要像计算核心那样用最昂贵的1.4nm去制造。把它拆出来,用三星相对便宜、且产能充足的2nm来做,然后通过先进封装把两块拼接在一起。这样既释放了台积电的产能压力,又能大幅降低整颗TPU的综合制造成本。
另一方面,台积电在AI芯片代工和CoWoS封装上的产能,被英伟达、苹果、AMD等大客户长期锁定,谷歌再想排期也很紧张。一旦面对地缘、自然风险,会拖累TPU的生产进度。
再加上去年7月份,三星与特斯拉已经达成了一项165亿美元的协议,将使用该工艺生产人工智能芯片。而在今年4月,三星表示,预计将通过采用先进技术制造的芯片来赢得更多客户,并考虑在得克萨斯州建设第二座工厂来扩大产能。
此次谷歌引入三星,不仅是试图减少对台积电的依赖,也是为了让供应链之间形成竞争,这样谷歌作为甲方的议价能力才能最大化。
除了三星之外,市场也有传言称谷歌正在与英特尔代工谈判,计划在2028年让其生产超过300万颗TPU。05

李想举起5nm自研AI芯片,甩出关键细节!


理想汽车在Livis Day活动上展示了其采用5nm制程的自研AI芯片马赫M100,披露架构细节,并称这是“全球首款动态数据流AI芯片”。不久前,理想马赫M100已搭载在其最新上市的全新理想L9车型上,随着车型上市交付,已经实现落地商用。
官方/行业统一实测数值
  1. 裸片Die面积:约399–400 mm²(行业统一表述400mm²)
  • 晶圆一片光罩约800mm²,刚好容纳两颗M100裸片,印证400mm²左右尺寸。
  • 晶体管规模约400亿颗,台积电5nm N5A车规工艺。


面积差异背后的工艺与定位原因
  1. 场景需求完全不同
  • M100车载智驾:24核A78AE CPU + 56单元超大NPU + 多路内存控制器、大量片上SRAM,持续百瓦级算力,必须做大裸片堆叠计算单元。


2. 代工工艺承载能力区别
  • 台积电EUV 5nm:支持400mm²超大裸片,良率可控,专门针对车规大尺寸AI芯片优化。


3. 面积分配结构
M100超过一半面积分配给NPU神经网络计算单元;麒麟9030面积均衡分给CPU、GPU、小型NPU、基带等手机模块。
总结
理想M100裸片约400平方毫米,是目前量产车规5nm芯片里裸片尺寸第一梯队,只有台积电EUV工艺才能稳定制造这么大的芯片。
台积电晶圆代工裸片成本:127–133美元/颗;算上车规封装、老化、安全测试,单颗芯片全部硬件制造成本约180–195美元。06

半导体设备又一个新赛道火了


2025-2026年,半导体设备行业出现了新风向。一批半导体设备商正密集推出面向方形基板的新装备,从光刻、量测、CMP、去胶、电镀到激光通孔、狭缝涂布、玻璃金属化,"面板级封装"(Panel Level Packaging, PLP)正在设备端形成一个新的细分赛道。而这一次,国产设备商没有缺席。
01先进封装开始“化圆为方”
SEMI发布的报告显示,2026年第一季度全球半导体设备出货金额同比增长14%,达到365.5亿美元,环比增长1%。创纪录的季度销售额由持续的AI相关投资驱动,包括支持先进逻辑芯片、DRAM和先进封装的产能扩张和技术升级。
而CoWoS(Chip-on-Wafer-on-Substrate)是当前全球 AI/HPC 高端芯片封装的主流方案。2025 年 CoWoS 占据2.5D/3D 先进封装技术的69%市场份额。该技术是台积电(TSMC)开发并主导的一种2.5D先进封装技术。该技术于2011年宣布研发,其核心是通过硅中介层集成逻辑芯片与高带宽存储器(HBM)等异构芯片,再与有机基板互连,实现高密度、高性能的系统级集成,能有效提升带宽、降低功耗与延迟。CoWoS目前主要应用于人工智能(AI)、高性能计算(HPC)及数据中心等领域,英伟达、AMD、谷歌等公司的多款高端AI芯片均广泛采用此技术。
此外,由于AI芯片越来越大、设计越来越复杂,传统的圆形晶圆在面积利用率和封装效率逐渐受限,因此开始走向“以方代圆”,以面板取代晶圆,将芯片排列在矩形基板上,最后再通过封装制程连接到底层的载板上,让多颗芯片可以封装一起,也就是CoPoS(Chip-on-Panel-on-Substrate)。
面板级封装最核心的技术优势在于以方形面板替代圆形晶圆,从而大幅提升材料利用率。以标准的610mm × 457mm印刷电路板为例,其面积约为300毫米晶圆面积的4倍。理论上,单批次可制造4倍于晶圆级封装数量的封装件。此外,芯片本身呈方形,将其排列在矩形面板基板上,相较于圆形晶圆的边缘浪费,空间利用率得到进一步优化。
02国际巨头布局面板级封装
面板级封装需要经过基板准备、光刻胶涂布、曝光/光刻、显影、去胶(Descum)、种子层沉积、电镀、CMP平坦化、TGV通孔、通孔金属化、量测检测等工序。其工艺链与晶圆级封装(WLP)看似相似,实则每一步有所不同。为了匹配更大的翘曲、更大的面积、更大的材料形变,面板级封装从涂布到检测,几乎每一类设备都需要重新设计。
而在这条工艺链上,国际巨头已经率先卡位。国际巨头凭借在晶圆级设备领域的技术积淀,正布局全链条工艺,构建生态壁垒。


  • 光刻与量测:Onto Innovation的JetStep S3500光刻系统专为面板级先进封装生产设计。该系统能够处理由贴装精度误差、CTE(热膨胀系数)失配及面板翘曲所导致的芯片偏移。它拥有大曝光场(59.4 × 59.4 mm),分辨能力可达 2/2 μm 线宽/线距(L/S),并可选配提升至 1/1 μm 的分辨率。此外,系统支持多种曝光波长,非常适合使用新型光敏聚合物进行工艺开发。针对特定应用的选项包括翘曲面板处理、实时光学对焦,以及芯片偏移校正,从而确保面板级封装的精确性与可靠性。ASML、尼康佳能、牛尾(Ushio)、SCREEN等厂商也在布局相关产品。
  • RDL设备:Manz 亚智科技成功交付全球首台310mm × 310mm面板级封裝(PLP)电化学沉积(Electrochemical Deposition, ECD)量产设备。全新ECD平台可灵活支援玻璃与金属方形载具,并整合重布线层(RDL)关键湿制程技术,提供应用于FOPLP、CoPoS、TGV等先进封装架构的量产解决方案。以ECD设备为核心,Manz亚智科技此次出机还进一步整合清洗、显影、蚀刻及剥膜等关键湿制程设备,并支援旋转喷洒(Spin)与面喷洒(Spray)双制程模式,形成完整的面板级RDL制程解决方案Omni 310x。Omni 310x (310mm × 310mm) 正式加入既有Omni 510x(510mm × 515mm)及Omni 700x(700mm × 700mm)系列,形成完整的面板级量产平台布局。通过模组化设计架构与弹性自动化整合能力,可依不同客户的产品架构、封装技术与产能需求进行客制化配置,提供更具弹性的技术路径,支援从研发验证、试量产到大规模生产的各阶段需求。
  • 激光通孔:德国通快集团与德国SCHMID 集团合作开发了“激光蚀刻+湿法化学处理”工艺。该工艺首先利用通快的TruMicro系列超短脉冲激光器与TOP Cleave玻璃加工专用激光聚焦头,有选择性地对玻璃做改性处理;随后再用蚀刻溶液刻蚀掉经过激光改性的区域,生成所需要的高精度通孔。


此外,Applied Materials、Lam Research、TEL、KLA这些前道设备巨头均已将面板级封装纳入先进封装战略。
03国产设备密集“交卷”
在国际巨头构建生态壁垒的同时,国产设备商也并未缺席,抢抓新赛道的入场券。2025年至2026年,国产设备商在面板级封装的关键工艺节点上,正从"验证"走向"出货"。
华海清科拿下国内首台量产订单
在面板级封装中,CMP工艺直接决定介质层与金属层的平坦度、缺陷水平及界面质量,是保障互连可靠性及最终芯片性能与良率的核心环节。华海清科自主研发的国内首台510*515mm尺寸全自动板级CMP量产装备Master-P510APEX已成功获得先进封装领域重要客户订单,将按计划进入客户端产线投入量产应用。这标志着国产高端装备在先进封装核心工艺上取得了关键性突破,也是华海清科CMP装备技术从晶圆级向板级延伸的重要里程碑。
北方华创发布板级封装专用工艺装备,首台面板级封装Descum设备出厂
在半导体制造流程中,Descum工艺是影响产品良率与生产效率的重要环节。近日,北方华创首台600mm×600mm面板级封装去胶设备(Descum)成功出厂。
其板级封装Descum设备主要用于板级封装领域的等离子体去胶、残留物去除,表面改性和处理等干法工艺,最大可处理600mm×600mm尺寸基板。针对PI、PR、ABF等高温敏感材料,板级封装Descum设备搭载主动降温系统,可将基板温度稳定控制在75℃以内,大幅提升良品率。设备基于动态电极间距调节技术,可根据PI、PR、ABF等材料不同的工艺需求,实时优化等离子体分布状态,这不仅让大板面上的去胶效果高度均匀一致,拓宽了工艺窗口;同时显著缩短单批工艺时间,让单位产出更高。
除了去胶设备,北方华创今年三月发布的板级封装PVD设备专用于板级封装领域的TGV和RDL工艺,支持粘附层、种子层等金属的沉积,最大可处理600mm×600mm尺寸基板。板级封装PVD设备采用北方华创真空自主设计的大产能集群式cluster架构,基于成熟的大翘曲基板传输系统控制,最多可同时挂载10个腔室,在实现高集成度的同时显著优化空间占用。针对不同工艺路线,设备可灵活挂载PVD、Degas、Preclean、Flipper以及Cooling等多种腔室,满足多样化的镀膜需求。优异的磁场控制方案可实现超高靶材利用率,有效降低耗材成本,同时高沉积效率使单台设备产能得到大幅提高。
同期发布的板级封装PIQ设备基于晶圆级PIQ技术开发,主要用于板级封装领域的PI光胶固化工艺,最大可处理510mm×515mm尺寸基板。板级封装PIQ设备采用立式大管径炉体加热技术,可将温度均匀性控制在±3℃以内,从源头保障PI固化质量。自主开发的控氧及Particle技术,可快速将工艺腔室及Loading区域氧含量控制到10ppm以下,Particle控制达到晶圆级水平,有效防止PI氧化、保障膜层性能的同时,为探索更小线宽的精密封装工艺提供更多可能。
盛美上海卡位湿法与电镀
电镀设备用于先进封装中的RDL(重布线层)制造、TSV(硅通孔)填充等工序。2025年,盛美上海向面板制造客户交付首台水平式面板电镀设备Ultra ECP ap-p。该系统采用ACM专利申请保护的水平电镀技术,并支持铜、镍、锡银及金等多材质电镀工艺。其中,铜电镀腔体配备了专为高凸柱应用设计的高速电镀桨叶,能够实现超过300微米的凸柱高度。Ultra ECP ap-p设备采用四边密封干式接触卡盘以提升可靠性,配备电镀腔内清洗功能以最大限度减少不同电镀腔之间的化学交叉污染,并采用水平电镀设计——通过同步旋转卡盘与旋转矩形电场实现卓越的膜厚均匀性。
其还获得了来自中国大陆外某全球头部半导体封装厂商的一台面板级先进封装负压清洗设备订单,于2026年第一季度交付。此次获得的面板级先进封装设备订单,产品为盛美自主研发的Ultra C vac-p面板级负压清洗设备(全球专利申请保护中),专为应对先进扇出型面板级封装(FOPLP)及精细间距互联所带来的严苛制程需求而设计。该设备通过真空环境下的药液渗透能力,提升杂质清洗效率与制程均匀性,保障复杂2.5D与3D集成方案的良率与可靠性。该设备支持310x310毫米,510×515毫米、600×600毫米等大小尺寸面板规格,可满足下一代器件架构的规模化量产需求。
大族半导体、帝尔激光布局激光通孔TGV设备
玻璃基板凭借超低翘曲、高绝缘性、优良热稳定性,被英伟达、英特尔、三星等巨头视为下一代AI封装的核心载体。而TGV通孔设备,则是玻璃基板量产的第一道关卡。
大族半导体研发的TGV玻璃通孔设备,是国内研发最早,至今稳定用于TGV量产的设备。可以实现各种尺寸盲孔、异形孔、圆锥孔制备。
2026年5月22日,帝尔激光表示,公司应用于半导体芯片封装、显示芯片封装等领域的TGV设备,已完成面板级玻璃基板通孔设备的出货,实现了晶圆级和面板级TGV封装激光技术的全面覆盖。
圭华、保定晶通机电补齐关键拼图
面板级封装的工艺链条极长,除了曝光、PVD、电镀等工艺,涂布和金属化也是决定良率的关键环节。
圭华的狭缝涂布设备,专门针对面板级封装的大面积光刻胶涂布需求,能够在超大基板上实现微米级均匀涂布,为后续RDL(重布线层)的精细图形化奠定基础。
而保定晶通机电则定向研发了515×510mm玻璃基板双面抛光铜镍技术,面向先进封装(2.5D/3D、Chiplet)的大尺寸玻璃基板金属化核心工艺。其核心在于双面纳米级同时抛光的玻璃表面上实现铜镍复合金属层,具备高附着力、高均匀性、低应力,能够实现玻璃基板双面铜厚磨平,保留无瑕疵高平整的1:15以上的垂直通孔表面,为下一步高密度布线打下高良率基础。目前,该设备已通过玻璃基板客户考核。
04为什么是“又一个新赛道”?
传统先进封装设备市场长期由少数国际巨头垄断。但在面板级封装领域,由于技术路线较新、客户需求分散,国产设备商获得了难得的同步起跑机会。更重要的是,面板级封装天然与显示面板工艺有亲缘关系,台积电和群创光电甚至直接购买旧LCD厂房改造为面板级封装产线,因为LCD工艺中的光刻胶涂布、曝光、显影等步骤与RDL制造高度相似。这为一批原本服务显示行业的设备商提供了跨界进入半导体高端市场的跳板。这些因素促使国产设备商瞄准这一赛道提前布局。尽管设备商热情高涨,但面板级封装距离大规模放量的阶段仍有明显距离07

美国AI出口管制升级,从卡硬件走向卡模型”


2026年6月13日,美国商务部长卢特尼克的一封援引国家安全权力的信函,让Anthropic公司最新发布的Fable 5和Mythos 5模型在72小时内被强制下线。
禁令不仅覆盖所有外国用户,甚至包括Anthropic自家的外籍员工。
直接导火索是第三方声称成功“越狱”了Fable 5和Mythos模型,据华尔街日报披露,相关越狱研究由亚马逊研究人员完成,他们通过一系列提示词,让Anthropic模型输出了少量安全漏洞相关信息。
战略逻辑升级
过去数年,美国对AI的管控聚焦于硬件,限制英伟达高端芯片对华出口,假设“没有芯片就没有前沿模型”。但Anthropic事件标志着这套逻辑被彻底颠覆:被限制的不再是芯片、代码或权重文件,而是一次API调用。一个外国用户向模型提问并得到回答,这一行为本身被认定为“出口”。按照这种解释,任何国家的任何人从任何美国线上AI产品获取服务,都潜在地构成出口行为,都可能成为干预目标。
其实早在2026年3月特朗普政府的新AI出口计划,以及6月2日签署的《推动前沿人工智能创新与安全建设》行政令,正式确立了这一转向。行政令采用企业自愿参与、30天短期审查的“柔性监管”模式,表面规避强监管对创新的压制,实则为后续类似Anthropic事件的行政干预提供了制度依据。
出口管制传统上只适用于物理稀缺的物品(离心机、光刻机)它们可以在海关被拦截、在供应链上被溯源,本次禁令是首次对已公开部署的顶级AI模型实施行政封禁。从“卡芯片”到“卡模型”,美国对AI的战略管控发生了质变
真正想要管制的对象是AI模型背后所凝聚的“能力密度” —— 代码生成、推理规划、跨领域知识调用。
实质上,Anthropic在Fable 5中内置的“反蒸馏”技术(隐形节流,防止竞争对手通过模型输出复制性能),已被纳入出口管制范围。
2026年1-2月,国内云厂商采购国产AI芯片占比已提升至47%,相比2025年全年的29%大幅提升。DeepSeek V4针对华为昇腾等国产芯片进行底层优化,使模型能在“非英伟达”生态下高效运行,八家国产AI芯片品牌均已宣布适配。这是国产大模型首次在国产芯片上完成从训练到推理的全栈部署,标志着中国AI产业正逐步构建自主可控的竞争新逻辑。
从特朗普签署AI行政令到Anthropic顶级模型全球下线,一套“以国家安全为名、以出口管制为手段、以技术霸权为目标”的完整体系正在形成。对中国而言,这次“断供”事件是一个清醒信号:AI竞争的核心已从“谁拥有更强的模型”升级为“谁能构建自主可控的生态”。
虽然中国AI算力储备约为美国的1/8,短板不可回避,但从“卡脖子”到“开源反攻”,这条路走了不到三年。它告诉我们,逆境中可以找到突破口。中国正在用开源构建生态,用自主突破封锁,用高性价比抢占市场。这条道路的成败,最终取决于一个核心问题:能否在开放生态的同时保持足够的技术领先,让“绑定”成为全球用户的主动选择而非被动接受。08

玻璃基板,进入产业化验证


眼看着英特尔、三星等竞争对手争相入局加码玻璃基板,台积电明显加快了推动自家技术产业化落地的步伐。 据台湾电子时报今日报道,设备端称,台积电近期向供应链发布“CoWoS玻璃基板开发计划”,确定携手ABF载板厂商Ibiden与面板厂商群创,共同验证玻璃基板导入CoWoS先进封装的可行性,希望解决未来大型AI芯片封装在翘曲、热管理、信号传输及供电等方面的挑战。 报道指出,这是台积电首次公开玻璃基板技术应用进程,意味着玻璃基板正式跨入产业化验证阶段。不过玻璃基板距离全面量产仍有一段距离,台积电强调,未来仍需持续研究验证玻璃厚度及大型CoWoS封装布局。 CoWoS自2011年面世至今,技术历经多轮迭代,目前主要分为CoWoS-S、CoWoS-R与CoWoS-L,均主要采用硅中介层,而加速将玻璃基板导入CoWoS,也意味着台积电正在加快推动CoPoS落地。本月初台积电董事长兼总裁魏哲家曾透露,已建设CoPoS试产线,预计2-3年产量才能达到相当大的规模。 台积电此次测试样品采用0.8mm核心玻璃基板,封装规格5x Reticle CoW,整体封装尺寸为85x110mm,为大型AI GPU封装等级。公司特别强调,测试过程中未出现严重翘曲与分层/剥离现象等良率杀手。 供应链人士指出,通过台积电、Ibiden与群创三方合作及模拟验证,玻璃基板可使封装翘曲相关指标COP改善16%、有效热膨胀系数降低19%、有效弹性模数提升31%;供电完整性上,电阻值降低27%、电感值降低42%。整体而言,玻璃基板导入后可使封装性能获得显著提升。 值得一提的是,6月15日韩媒消息称,台积电正在构建PLP(面板级封装)供应链,正在与供应商洽谈工厂投资事项,计划最早明年开始量产这项技术。 面板级封装的核心在于用方形面板进行封装,而上文提到的CoPoS本质上即是面板级封装的延伸,底层逻辑都在于以面板级载体替代传统晶圆级载体。 兴业证券报告指出,AI算力迭代驱动先进封装变革,玻璃基板迎来2026产业元年,行业高增长确定性凸显。市场核心价值集中于TGV深加工玻璃成品,形成三类不可替代的核心产品,精准解决行业痛点:1)玻璃封装载板,替代传统ABF有机载板,适配AI服务器CPU/GPU超大尺寸封装,支撑万亿晶体管级芯片集成,降低高频信号损耗与封装翘曲风险;2)玻璃中介层,适配HBM4/HBM5超高堆叠封装,CTE与硅、DRAM高度匹配,大幅提升多层堆叠良率与稳定性,成为三星、SK海力士HBM先进封装核心备选方案;3)CPO光电基板,实现电光一体化集成,满足1.6T/3.2T超高速光模块低损耗传输需求,打开高速光通信长期增量空间。09

台积电Amkor握手10年,美国本土先进封装拼图落定,半导体供应链进入“全链条”时代


6月16日,全球晶圆代工龙头台积电与美国封装巨头安靠科技(Amkor Technology)同步官宣:双方签署了一份为期10年的战略合作协议,台积电将向安靠采购先进封装与测试服务,共同提升亚利桑那州的半导体先进封装能力。消息一出,安靠股价盘中飙涨逾13%至96.66美元,刷新盘中历史新高,年内累计涨幅扩大至140%以上。
这份协议的本质,是美国半导体供应链从“半截子工程”走向完整闭环的标志性一步。过去几年,台积电在亚利桑那投下巨资建设先进晶圆厂,苹果和英伟达等客户也已开始从当地采购芯片,但一个尴尬的事实始终横亘其间——大量芯片制造完成后,仍需漂洋过海送回亚洲完成先进封装。换言之,美国虽然重新拥有了“造芯”能力,却始终没有打通“封芯”这最后一公里。
如今这最后一公里正在被填平。根据合作框架,台积电计划在2029年前于亚利桑那园区内建成首座先进封装厂,部署CoWoS与3D-IC封装产能;而安靠位于亚利桑那州皮奥里亚市的封装园区——这座总投资约70亿美元的超级工厂(一期投资20亿美元,二期追加投资50亿美元)——将作为台积电在本土的核心封装合作伙伴,承担起高端芯片的封装测试重任。台积电高级副总裁兼副首席运营官张晓强坦言:“双方在全球先进封装领域合作已久,相信在美国的合作也将取得成功。”
促成这一合作的底层驱动力,来自AI和高性能计算对先进封装需求的爆炸式增长。在摩尔定律逼近物理极限的当下,先进封装已成为提升系统级性能的核心手段——将不同工艺节点的芯片通过3D堆叠、硅桥互联等技术“拼装”成单一系统,对封装精度和产能的要求远超传统工艺。将封装环节拉回美国本土,不仅是供应链韧性的刚需,更是国家安全逻辑下的必然选择。
从一间成立于1968年的美国封装企业,到与台积电在亚利桑那州建立覆盖晶圆制造、先进封装及测试的本土协作体系,安靠的业务布局与台积电的产能扩张形成互补。这一合作使亚利桑那州在半导体制造环节之外,进一步具备了先进封装能力,美国本土由此形成从芯片制造到封装测试的完整供应链闭环。
☆ END ☆