江苏芯缘半导体有限公司



Jiangsu Thankyou Semiconductor Co.,Ltd.

搜索
求是缘半导体周要闻－莫大康(2026.5.11)
来源: | 作者:芯缘 | 发布时间: 2026-05-11 | 219 次浏览 | 🔊 点击朗读正文 ❚❚ ▶ | 分享到:

人工智能与半导体的核心瓶颈

一、半导体：三大硬瓶颈（物理+设备+供应链）
先进制程的物理极限（2nm→1nm，2027–2032）


  • EUV光刻极限：EUV波长13.5nm，2nm以下需多重曝光，成本飙升（单片晶圆>3万美元）、良率下降。2030年后接近物理终点，下一代（如电子束、DSA）尚未量产。
  • 晶体管微缩到头：FinFET→GAA→CFET，2028后量子隧穿、漏电无法抑制；3D堆叠热密度>1000W/cm²，传统散热失效。
  • 互连瓶颈：铜线RC延迟逼近极限，2nm后需钴/钌，工艺复杂度、成本陡增。


2.设备与材料：全球供应链锁死（2026–2035）


  • EUV光刻机：ASML垄断，年产约70台（2026），单台3–4亿美元；1GW算力需3.5台EUV，2030年前产能远不足。中国无EUV，先进制程（<7nm）基本停滞。
  • 关键材料：高端光刻胶（日美垄断）、高纯靶材、特种气体、HBM（高带宽内存）（三星/SK海力士/美光垄断，缺口30%+，短缺持续至2028）。
  • 先进封装：CoWoS、2.5D/3D产能紧张，硅光/CPO光芯片供给不足，制约万卡集群互联。


3.产能与成本：供需失衡长期化（2026–2030）


  • AI芯片需求是供给3倍，台积电3nm产能被英伟达锁定70%至2027年。
  • 先进制程资本开支200–500亿美元/厂，投资回报周期拉长，中小厂退出，寡头垄断加剧。


二、AI：四大天花板（能耗+内存墙+数据+认知）
算力与能耗：电力不可持续（2026–2035）


  • 大模型能耗爆炸：万亿参数模型单次训练耗电数千万度，相当于数百家庭年用电量；万卡集群瞬时功耗6–10kW/台，电网波动即宕机。
  • 电力与散热瓶颈：2030年全球AI算力耗电或占总用电量10%+；液冷成为刚需，但散热成本占数据中心30%+，极限下热密度无解。
  • “能耗-算力-成本”不可能三角：性能提升→功耗飙升→成本失控，传统架构难破局。


2.内存墙：数据搬运比计算更贵（2026–2032）


  • HBM供需失衡：大模型万亿参数需TB级HBM，2026年缺口30%+，价格高企，2028年前难缓解。
  • 存储-计算分离的物理惩罚：数据在GPU与内存间搬运的能耗/延迟，远超计算本身；传统架构（冯·诺依曼）效率仅0.1%。
  • 带宽瓶颈：万卡集群互联带宽不足，数据传输成为新性能瓶颈，延迟制约分布式训练效率。


3.数据：质量枯竭+隐私合规（2026–2030）


  • 高质量数据枯竭：全球高质量语言数据预计2026年耗尽，中文占比仅5.2%（英文43.2%），低质数据导致模型“智障化”。
  • 数据偏见与隐私：合规成本飙升，隐私计算/联邦学习效率低；数据垄断加剧，中小厂无数据可用。


4.认知天花板：从感知到认知的鸿沟（2027–2035）


  • 统计关联≠因果推理：当前AI是“概率匹配”，无真正理解与常识，易犯低级错误（如读时钟正确率50%）。
  • 泛化与可靠性差：实验室强、现实弱；对抗样本脆弱，安全与鲁棒性不足。
  • 可解释性缺失：“黑箱”决策难落地高风险场景（医疗/金融/自动驾驶）。
  • 具身智能不足：缺物理交互经验，难理解真实世界，机器人/自动驾驶落地受限。


三、AI×半导体：互相锁死的恶性循环
1.半导体卡AI：无EUV→先进制程受限→高端GPU/HBM产能不足→AI算力瓶颈→模型迭代放缓。
2.AI卡半导体：AI需求爆炸→HBM/先进封装/EUV争抢→价格飙升→半导体厂扩产激进→2028年后或产能过剩→周期性危机。
3.中国双重挤压：缺EUV+高端设备→先进制程受限；AI芯片/框架/工具链“卡脖子”→2030年前难完全自主。
四、突破方向（2026–2035）


  • 半导体：3D堆叠+先进封装（Chiplet）、存算一体（MRAM/ReRAM）、新器件（CFET/二维材料）、去EUV化（DUV多重曝光/特色工艺）。
  • AI：稀疏化/量化/低秩分解、类脑计算/神经形态芯片、自监督/弱监督/强化学习融合、因果推理引擎、具身智能（机器人+AI）。
  • 系统级创新：全栈协同设计（工艺-芯片-架构-算法-应用）、液冷+余热利用、光电融合（硅光/CPO）。


总结
短期（2026–2028）：HBM、EUV、电力/散热是最紧瓶颈，供需失衡、价格高企。
中期（2029–2032）：制程物理极限、内存墙、认知鸿沟成为核心约束，传统路径难突破。
长期（2033–2035）：新物理（量子/二维材料）、新架构（类脑/存算一体）、新AI范式（因果/具身）决定能否跨越天花板。

为什么现在才说硅基Silicon时代来临

一、硅基不是新东西，早就在用
  • 1947：晶体管发明，最早用锗
  • 1950s：硅因为耐高温、储量大、能长高质量氧化层，慢慢取代锗
  • 1960s–2010s：硅基芯片一路发展，从大型机到手机，摩尔定律黄金期
  • 过去几十年：硅一直是半导体主力，95%芯片都是硅做的


二、为什么“现在”才喊“硅基时代来临”？
核心是：以前是“硅做工具”，现在是“硅当主角”，甚至开始替代碳基（人）的核心能力。
  1. AI爆发，把硅的价值推到极致
    ChatGPT、大模型、AI算力，全部跑在硅基GPU/TPU上单颗芯片晶体管从几千个→200亿个，算力指数级增长以前硅是“计算零件”，现在硅是智能核心，能推理、创作、决策
  2. 碳基（人类）瓶颈明显，硅基优势碾压
    人：学习要20年、工作8小时、会累、会老、会忘硅：训练几个月、7×24小时、可无限复制、知识秒更新、边际成本接近零经济上：AI短剧、数据中心、自动驾驶、智能制造，硅基生产力成本断崖式下降
  3. 摩尔定律放缓，但硅的统治反而更强
    3nm/2nm接近物理极限，但3D堆叠、Chiplet、异构计算让硅继续变强替代材料（锗、砷化镓、碳纳米管）至今无法撼动硅的综合优势（储量、成本、工艺成熟、氧化层天然完美）
  4. 从“硅基硬件”到“硅基文明”
过去：硅=芯片、手机、电脑
现在：硅=AI大脑、数字孪生、脑机接口、元宇宙、全自动生产
社会运行、经济增长、科研突破、国防安全，越来越依赖硅基算力
三、总结
硅基一直都在，但只有到了AI时代，硅才从“材料/工具”升级为“文明级基础设施”，开始主导生产力、重塑经济、甚至挑战人类智能。 所以，现在才是真正意义上的硅基时代。03

2025年底全球巨头算力


FP8精度H100等效/EFLOPS
核心结论：五家美国巨头掌控全球约2/3 AI算力；谷歌第一、微软第二；中国以华为、字节为主，总量约为美国头部一家的1/3–1/2。
一、美国五大巨头（2025年底）
  • 谷歌（Alphabet）等效H100：500万片（自研TPU占400万片）
总算力：~990 EFLOPS
特点：全球第一，TPU集群为主，支撑Gemini
  • 微软（Azure+OpenAI）等效H100：250–310万片
总算力：~500–600 EFLOPS
特点：英伟达GPU为主，OpenAI最大算力底座
  • Meta（Facebook）-等效H100：190–250万片（含自研MTIA）
总算力：~380–500 EFLOPS
特点：Llama训练，大规模推理集群
  • 亚马逊（AWS）等效H100：130–160万片（含自研Trainium）
总算力：~260–320 EFLOPS
特点：全球云份额第一，AI客户集群多
  • xAI（马斯克）-等效H100：100万片（Colossus集群）
总算力：~200 EFLOPS
特点：2025年建成，单集群最大之一
二、中国主要算力（2025年底）
  • 华为（昇腾）等效H100：80–100万片（昇腾910/920）
总算力：~160–200 EFLOPS
特点：国产第一，2026年目标160万片


  • 字节跳动等效H100：~100万片（以H20为主）
总算力：~120 EFLOPS
特点：国内互联网最大，推理为主


  • 阿里/腾讯/百度各约30–50万片等效H100，合计约100–150万片
三、全球算力格局（2025年底）
  • 全球总算力：约1800–2000 EFLOPS（FP8，约1000万片H100等效）
  • 美国五巨头：占67%（约1200–1300 EFLOPS）
  • 中国整体：占15–20%（约270–400 EFLOPS）
  • 其他（Oracle、CoreWeave等）：占13–18%


四、关键对比（一眼看懂）
  • 谷歌：500万片H100等效，990 EFLOPS（全球第一）
  • 微软：280万片H100等效，550 EFLOPS（全球第二）
  • 华为+字节：~200万片H100等效，~300 EFLOPS（中国第一梯队）


五、2026年趋势
  • 美国四巨头（谷歌/微软/Meta/亚马逊）AI资本开支约6600–6900亿美元，算力翻倍。
  • 华为昇腾2026年目标160万片，Atlas 950超节点（8192卡）Q4上市。
  • 全球算力进一步向中美集中，中国占比有望达25%。04

年底存储器市场


图片

美国FCC为何一刀切封杀中国实验室？

电子产品设计完成 → 在工厂附近找一家实验室 → 做FCC射频与EMC测试 → 拿证 → 出海美国。 这条路径简单、高效、低成本，甚至在很多企业内部被视为“理所当然”。
过去二十年，正是这条看似不起眼的链路，支撑起了全球电子产品的高速流动。 但现在，这条路径正在被直接切断。
近日，美国联邦通信委员会（FCC）一致通过一项提案：不再承认中国大陆及香港实验室出具的认证结果。换句话说，即便你的产品在深圳、东莞完成全部测试流程，也将无法获得进入美国市场的“通行证”。
这并不是一次普通的监管更新，而更像是一场针对全球电子产业“隐形基础设施”的重构行动。
二、一项“技术性规定”，为何引发产业震动？
从表面看，这只是一次认证规则的调整。但如果拆解其影响路径，就会发现，它精准打击的是一个长期被忽视却极其关键的环节：合规认证体系。
根据公开数据，在全球591家获得FCC认可的测试实验室中，有126家位于中国大陆或香港，占比超过20%。更关键的是，这些实验室与全球电子制造中心高度重合——珠三角区域集中了中国65%的相关能力，其中仅深圳就有约50家。 这意味着什么？意味着全球大量电子产品——从路由器、蓝牙设备到无人机、IoT终端——在设计、制造、测试三个环节之间形成了一个高度闭环的体系：


  • 工厂在隔壁
  • 实验室在园区
  • 工程师可以当天修改、当天复测


这种“制造+测试”的一体化能力，是中国成为全球硬件中心的重要原因之一。 而FCC这次的动作，本质上是在这个闭环中切掉测试这一环。
三、成本上升只是表象，真正的问题是“效率塌陷”
很多报道将焦点放在成本变化上：在中国完成一次基础FCC测试，费用通常在400到1300美元之间；而在美国本土，同类测试价格则高达3000到4000美元。 表面看，这是一个3–5倍的成本上升。 但对于工程师而言，真正致命的并不是“贵”，而是“慢”。
在原有模式下，一个典型的开发闭环是这样的：
  • 第一次测试 → 发现问题
  • 当天修改PCB或固件
  • 次日复测 → 快速收敛
而一旦测试被转移到海外：
  • 样机需要跨境运输
  • 排队周期不可控
  • 调试必须远程完成
原本几天的迭代周期，可能被拉长到数周甚至数月。 这直接改变了硬件开发的基本节奏——从“快速试错”转向“保守设计”。对于依赖快速迭代的消费电子行业来说，这种变化的冲击远超成本本身。
四、检测行业的“再洗牌”：机会与现实之间
从另一个角度看，这项政策也将重塑全球检测认证行业的格局。包括Intertek、SGS、TÜV Rheinland、Bureau Veritas在内的国际检测巨头，实际上在中国均设有大量实验室。这些机构理论上可以将业务转移至美国、欧洲或东南亚。 但问题在于：测试能力并不是简单“复制粘贴”即可迁移的。
一个成熟的认证实验室，不仅需要设备投入，还需要：


  • 熟练的射频与EMC工程师
  • 与制造端协同的经验
  • 大量实际案例积累


更关键的是，测试效率高度依赖“靠近生产”的地理优势。将实验室搬离制造中心，本质上是在削弱整个系统的协同效率。
因此，短期内全球范围内很难出现一个可以完全替代中国的测试能力中心。
五、从芯片到认证：规则层竞争正在上移
如果把时间线拉长，这一事件并不是孤立的。 过去几年，美国在科技领域的限制路径已经非常清晰：


  • 芯片层：先进制程与EDA工具限制
  • 设备层：通信设备、无人机、路由器禁令
  • 基础设施层：海底电缆、数据中心限制


而这一次，触及的是一个更底层的维度：认证体系。
芯片决定“你能做什么”，
而认证决定“你能不能卖”。 这是两种完全不同层级的控制力。 一旦认证体系被纳入地缘政治框架，意味着全球电子产业的竞争逻辑发生了重要变化——从技术能力竞争，转向规则定义权竞争。 换句话说，未来的关键问题不再只是“谁的产品更好”，而是：
谁说这个产品可以进入市场。
六、“去中国测试化”会发生吗？
面对这一变化，一个自然的问题是：全球供应链是否会因此出现“去中国测试化”趋势？ 从理论上看，这种趋势是可能的。但从现实约束来看，其路径并不会顺畅。
首先是成本问题。
无论是美国本土还是东南亚，新建实验室都意味着高昂的资本开支与运营成本，这些最终都会转嫁给制造企业。
其次是时间问题。
一个成熟实验室的建设周期通常在2–5年之间，而人才培养周期更长。
再次是协同问题。
即便实验室建成，如果无法与制造端形成高效互动，其价值也将大打折扣。
因此，更可能出现的局面是：


  • 一部分高端产品转向海外测试
  • 大量中低端产品承受更高合规成本
  • 企业被迫在不同市场之间做“认证策略分裂”


这将进一步加剧全球电子产业的“区域化”趋势。
七、中国企业的应对：适应，还是重构？
对于中国企业而言，这一变化带来的不是单一挑战，而是一组系统性问题：


  • 出海成本显著上升
  • 产品开发周期延长
  • 合规复杂度提升


短期内，企业可能采取的策略包括：


  • 与海外实验室合作
  • 在东南亚或其他地区布局测试能力
  • 提前规划认证流程，减少迭代次数


但从中长期来看，仅靠“适应规则”可能并不足够。 更关键的问题在于：
是否有可能参与规则的制定？ 这包括：


  • 推动多边认证互认机制
  • 强化非美市场的认证体系
  • 在区域市场建立替代性标准


当然，这条路径更复杂，也更漫长。
八、一场“看不见的战争”，正在展开
与芯片禁令、设备封锁相比，认证体系的变化更隐蔽，也更容易被忽视。但它的影响却可能更加深远。 因为它改变的不是某一个技术节点，而是整个产业运行的“底层规则”。
过去二十年，全球电子产业建立在几个关键假设之上：


  • 技术标准相对统一
  • 认证体系相互承认
  • 供应链可以全球最优配置


而现在，这些假设正在被逐步打破。 取而代之的，是一个更加复杂、更加分裂的体系：


  • 不同市场对应不同规则
  • 不同阵营形成不同标准
  • 企业需要在多个体系之间切换


这意味着，未来的竞争将不再只是性能、成本或创新能力的竞争，而是体系与体系之间的竞争。
九、结语：谁掌控入口，谁定义市场
回到最初的问题：为什么一项“认证规则调整”会引发如此大的关注？ 因为它触及了一个核心问题——市场入口的控制权。
在全球化时代，企业习惯于把精力放在产品本身：
性能更强、成本更低、体验更好。 但在新的环境下，这些已经不再充分。决定成败的，可能是另一个问题：
你的产品，是否被允许进入市场？ 而这个问题的答案，越来越多地掌握在规则制定者手中。

全球功率半导体大幅提升

近日，富士经济于2026年4月发布了全球功率半导体市场预测报告。报告预测，随着新一代功率半导体全面投入使用，该市场将从2030年左右开始显著扩张。到2035年，市场规模预计将达到73495亿日元，较2025年增长95.7%。
在下代功率半导体方面，碳化硅（SiC）功率模块市场预计将增长至18749亿日元，增长5.3倍；氮化镓（GaN）功率半导体市场预计将增长至3169亿日元，增长5.4倍。
全球功率半导体市场
预计到2035年，全球功率半导体市场规模将达到73495亿日元。其中，硅（Si）功率半导体市场规模将达到48418亿日元，下一代功率半导体市场规模将达到25077亿日元。2025年，功率半导体市场规模为37550亿日元，其中硅功率半导体市场规模为32182亿日元，下一代功率半导体市场规模为5368亿日元。这表明，未来十年，下一代功率半导体市场将迎来显著增长。
据富士经济预测，2025年硅功率半导体市场将因电子设备制造商的库存调整以及消费电子产品和信息通信设备需求的增长而增长。另一方面，欧洲、美国和日本的功率半导体制造商则受到电动汽车市场停滞不前的显著影响。
图片
预计碳化硅的价格竞争将加剧
在下一代功率半导体领域，碳化硅（SiC）功率模块的市场规模预计将从2025年的3506亿日元增长到2035年的1.8749万亿日元。电动汽车牵引逆变器对SiC功率模块的需求旺盛，预计其在电动汽车中的应用将持续增长。到2035年，预计约70%的电动汽车将配备基于SiC的牵引逆变器。在铁路和能源领域，SiC功率模块在大容量储能系统（ESS）和太阳能发电系统功率调节器中的应用也将显著扩大。
另一方面，来自中国制造商的新进入者数量不断增加，预计将加剧价格竞争。
氮化镓技术正在汽车和服务器领域迅速发展
预计到 2025 年，GaN 功率半导体市场规模将达到 585 亿日元，到 2035 年将增长至 3169 亿日元。未来，GaN 的应用预计将在车载充电器、激光雷达、服务器机架电源以及人形机器人和无人机等领域得到更广泛的应用。
图片
氧化镓市场形成开始
2025年氧化镓功率半导体市场规模很小，但预计到 2035 年将增长至 149 亿日元。
氧化镓功率半导体主要分为两类：一类用于肖特基势垒二极管（SBD），即高速整流二极管；另一类用于场效应晶体管（FET），即高速开关晶体管。在日本，FLOSFIA公司于2025年12月完成了其4英寸氧化镓晶圆制造技术的演示。该公司还宣布，使用原型SBD验证了产品可靠性的提升。
富士经济预测，用于白色家电和服务器机架电源的600V小梁网二极管（SBD）将于2027年左右开始量产，届时市场将迎来爆发式增长。尽管由于碳化硅（SiC）功率半导体成本的下降，氧化镓功率半导体的成本优势正在减弱，但富士经济预计，一旦开始量产，鉴于氧化镓功率半导体具有耐高压等优势，其应用将会更加广泛。
预计到2030年左右，FET将开始大规模生产，主要面向工业和能源领域，这些领域的需求量将大于SBD。FET的应用将首先应用于大型太阳能发电厂的电源调节器和兆瓦级充电器，未来有望扩展到汽车和电子领域。
全球功率半导体制造设备/元件市场
受功率半导体市场整体低迷的影响，晶圆、光刻胶、焊料、封装材料和键合材料等功率半导体元件市场增速放缓。硅晶圆需求同比略有增长，中国市场对前端材料的需求依然强劲，但欧美市场需求有所下降。后端材料需求疲软，尤其是在汽车和电子应用领域。预计从2026年起，在功率半导体需求复苏的推动下，市场将开始扩张。市场规模预计到2025年将达到5967亿日元，2029年将达到1万亿日元，2035年将达到1.806万亿日元。
全球功率半导体制造设备市场预计将从2025年的6735亿日元增长至2035年的1.3627万亿日元，翻一番。2025年，由于电动汽车市场低迷导致汽车相关资本投资减少，以及对2024年之前过度投资的反弹，该市场出现显著萎缩。预计从2026年开始，此前被推迟的资本投资将恢复，从而带动市场复苏，尤其是在前端工艺设备方面。预计到2035年，8英寸碳化硅功率半导体生产线设备的投资增加，以及汽车/电子行业检测测试设备和芯片外观检测设备的广泛应用，将推动市场扩张。

微软最新财季业绩超预期，豪掷1900亿美元应对AI成本飙升


4月29日，微软公司公布了截至3月31日的2026财年第三财季业绩报告。报告显示，尽管面临高昂的硬件成本压力，微软的营收和利润依然超出华尔街预期，其人工智能（AI）业务展现出强劲的增长势头。与此同时，公司宣布将2026财年的资本支出大幅提升至1900亿美元，以应对由AI需求激增导致的内存等关键零部件价格飙升。
财报显示，微软第三财季营收达到828.9亿美元，同比增长18%，高于市场预期的813.9亿美元。净利润为317.8亿美元，合每股收益4.27美元，同样优于去年同期的3.46美元及市场预期的4.06美元。
各项业务中，以Azure云服务为核心的智能云部门表现最为亮眼，营收同比增长40%，成为公司无可争议的增长引擎。包含Office、LinkedIn在内的生产力和业务流程部门营收也增长17%，达到350.1亿美元。首席执行官萨蒂亚·纳德拉（Satya Nadella）透露，微软AI业务的年化总收入已达370亿美元，同比增长超过一倍。其中，Microsoft 365 Copilot的付费席位在短短一个季度内从1500万增长至超过2000万，显示出企业用户对AI工具的强劲需求。
为应对这一挑战并持续扩建AI数据中心，微软预计2026财年的资本支出将达到创纪录的1900亿美元，较2025财年大幅增长61%。胡德特别提到，这其中约有250亿美元的增量是直接由零部件价格上涨所导致。这一数字远超华尔街此前约1546亿美元的共识预期。
受数据中心基础设施建设相关的折旧成本增加影响，微软本季度的毛利率降至67.6%，为2022年以来的最低水平。胡德预计，第四财季的营业利润率也将因成本压力而出现小幅下滑。
面对高昂的投入，微软也在积极调整其战略。本周，微软宣布修改与OpenAI的长期合作协议，终止了Azure云平台对OpenAI模型的独家提供权，允许其他云服务商部署相关模型。纳德拉表示，微软仍拥有对OpenAI知识产权直至2032年的非独家授权，并将继续充分利用这一前沿技术。
此外，为提升运营效率和灵活性以应对成本压力，胡德透露，在即将到来的2027财年，微软的员工总数将逐年减少。
然而，2026年至今，其股价已累计下跌约12%，创下自2008年以来最糟糕的季度表现。这反映出投资者在认可AI巨大潜力的同时，也开始更加审慎地审视其高昂的成本和投资回报周期。

全球代工进入2纳米战场，4强鼎立

2026年，AI算力需求的增长持续推动芯片制程向物理极限逼近。从训练千亿参数的大模型到运行端侧AI应用，更先进的制程直接关乎能效比和单芯片成本。目前，台积电、三星、英特尔均已实现2nm级量产或规模爬坡，日本Rapidus也完成了原型验证；与此同时，台积电A14、英特尔14A等更先进节点也在加速推进。
图片
台积电：阶梯式节点布局，差异化满足不同需求
在2nm平台方面，首代N2节点已实现量产，采用纳米片晶体管（GAA），客户采用率较高。延伸版本N2P预计2026年下半年量产，进一步提升性能与功耗效率。第三年优化版N2U计划2028年量产，通过设计-技术协同优化（DTCO）实现性能提升3%-4%、功耗降低8%-10%、逻辑密度提升2%-3%，且与N2P IP完全兼容，降低客户迁移成本。
在埃米级A系列方面，A14将于2028年量产，采用第二代纳米片晶体管和NanoFlex Pro技术，面向高端手机与AI加速器。A13为A14的光学微缩版，2029年量产，面积缩小6%，设计规则完全兼容，无需重新设计即可复用IP。A12同样于2029年量产，面向AI/HPC领域，采用第二代纳米片晶体管和超级电源轨（SPR）背面供电技术，是A16的继任者。
在关键技术路线上，台积电的背面供电技术已在A16、A12等节点应用，以解决电压压降和布线拥堵问题。值得注意的是，台积电计划至少到2029年继续使用现有低数值孔径EUV设备，通过DTCO、光学微缩等降低设备成本和量产风险。整体来看，台积电针对客户端（手机、消费电子）和AI/HPC领域推出差异化节点，兼顾性能、成本与设计兼容性。
三星：良率突破60%，SF2Z背面供电2027年登场
三星电子的2纳米工艺在2026年迎来多个关键进展，正在快速缩小与台积电的差距。
首先是良率的大幅提升。截至2026年3月，三星2纳米工艺良率已突破60%，相比2025年下半年的20%左右实现跨越式增长，已接近台积电2纳米良率水平（60%-70%），为大规模量产奠定了坚实基础。
在技术创新方面，三星于2026年ISSCC会议上公布了一项独特设计：将温度传感器从芯片前端工艺（FEOL）移至后端布线层（BEOL）。这一改变不占用核心运算区域面积，同时提升检测精度和转换速度，可密集布置多个传感器实现芯片内部热分布实时监测，有助于优化能效和性能。
在工艺版本迭代上，第一代2纳米工艺（SF2）已量产，改进版本SF2P性能提升12%、功耗降低25%、芯片面积缩小8%。此外，三星计划2027年推出搭载背面供电技术（BSPDN）的SF2Z版本，预计可进一步缩减芯片尺寸并提升能效。
在客户与产能方面，三星已获得特斯拉、英伟达等客户订单，为特斯拉生产AI6芯片，为英伟达Groq 3 LPU芯片提供代工服务。同时，三星在美国泰勒工厂建设2纳米代工生产线，计划2026年底将全球2纳米月产能提升至2.1万片。
英特尔：18A已规模量产，14A与先进封装双线并进
英特尔在先进制程和封装领域双重发力，正以代工服务商的姿态重回竞争中心。
首先是18A工艺的量产突破。作为英特尔首个在美国本土量产的2nm级工艺节点，Intel 18A采用RibbonFET全环绕栅极晶体管架构和PowerVia背面供电技术，实现了晶体管漏电率降低50%、同功耗下开关频率提升15%、晶体管密度较上一代提升超2倍。该工艺于2025年第四季度实现风险量产，2026年进入大规模量产阶段，良率稳步提升至60%以上，已向首批客户交付量产晶圆，成为英特尔代工业务的核心支撑。
其次是14A工艺的加速推进。作为下一代1.4nm级工艺，Intel 14A在成熟度、良率及性能上超越18A，采用第二代GAA晶体管技术、PowerDirect背部直触供电和High-NA EUV光刻技术，能效比提升15-20%、芯片密度提升30%、功耗降低25-35%。目前该工艺处于0.5版工艺设计套件（PDK）阶段，预计2026年下半年开始收到大客户设计承诺，2027年有望实现风险量产，2028年大规模量产。
在先进封装技术协同方面，英特尔推出EMIB、Foveros和Foveros Direct等技术，实现多芯片异构集成，支持CPU、GPU、NPU等功能单元的高速互连。马来西亚槟城先进封装工厂将于2026年全面投产，计划到2026年底实现最大芯片复合体尺寸约6800平方毫米，2028年进一步扩展至约10000平方毫米，满足AI芯片对高算力、高集成度的需求。
Rapidus：2nm计划2027财年下半年量产，1.4nm研发同步启动
在2nm制程量产方面，Rapidus计划在2027财年下半年实现大规模量产（并非推迟，而是其既定的时间表），初期月产能目标为2.5万至3万片晶圆。目前，其位于北海道千岁市的IIM-1晶圆厂已安装首台EUV光刻机，并完成2nm GAA晶体管原型制造，验证了基本电气特性。
在封装技术突破上，Rapidus Chiplet Solutions（RCS）设施已启用，采用600mm×600mm玻璃基板，单块基板可生产的中介层数量达到以往的10倍，显著提升生产效率。同时，Rapidus正在开发2.5D封装技术，利用硅中介层连接2nm逻辑芯片与高带宽内存（HBM），并探索3D混合键合技术，以实现更密集的芯片堆叠。
在技术合作与资金支持方面，Rapidus与IBM深度合作，获得2nm GAA技术授权，并派遣工程师参与联合研发。日本政府已累计提供约2.6万亿日元（约163亿美元）资金支持，用于晶圆厂建设和技术研发。富士通等企业计划委托Rapidus生产AI芯片，进一步推动2nm工艺的商业化应用。
在未来技术路线图上，Rapidus计划于2026年全面启动1.4nm制程研发，目标在2029年实现量产，并同步推进1nm制程预研。通过与东京大学、法国Leti研究所合作，探索新型沟道材料和器件物理。总体来看，Rapidus在2nm制程量产、封装技术优化及国际合作方面进展显著，但其“快速统一制造服务”（RUMS）模式旨在通过缩短流片周期满足AI时代对专用芯片的快速迭代需求，未来能否实现商业化突破仍需持续观察。
结语
台积电的阶梯式布局、三星的良率反超与传感器创新、英特尔的18A量产及14A前瞻、Rapidus的政府加持与快速追赶——四家厂商的“奇招”已悉数亮出。背面供电、GAA晶体管、先进封装和High-NA EUV的采用节奏，正在重新定义性能、功耗与成本的平衡。而这场竞赛的未来走向，仍取决于每家厂商在量产落地与客户拓展上的真实执行力。未来四家厂商的表现，仍旧值得关注。

国家电网启动近100亿具身智能采购机器人规模化落地电力场景

国家电网近日内部印发《2026年具身智能发展规划》，计划今年集中采购各类具身智能设备约8500台，总投资约68亿元，重点覆盖电力巡检、带电作业、应急救援、仓储物流四大场景。若计入南方电网及地方能源集团跟进采购，业内预计2026年电力行业具身智能总投资规模有望突破100亿元。
根据规划，采购分三批次执行。四足巡检机器狗为最大单品，采购5000台、预算15亿元，部署于变电站及输电线路；人形带电作业机器人单价最高，采购500台、预算25亿元，用于配网带电作业与特高压项目；双臂巡检机器人采购3000台、预算18亿元，主攻变电站设备操作与故障处理。
文件明确，采购设备需符合《电力具身智能设备技术规范》，优先选择能与“光明电力大模型”深度融合、支持本地化部署的供应商。机器人本体公司包括云深处、宇树、智元、优必选、傅利叶等。 最引人注目的是500台人形带电作业机器人，预算高达25亿元，专门用于配网带电作业与特高压项目。 500台人形机器人顶着25亿元的预算，平均每台造价高达500万元。 这个价格本身，就说明这类任务对精准操作能力的要求极高。
在偏远山区巡检输电线路，工人需要攀爬几十米高的铁塔，在狂风中完成肉眼检查。 超高压带电作业，一次失误足以致命。 暴风雪或台风之后抢修受损线路，往往意味着在极端天气中长时间高空作业。 中国电网线路绵延数百万公里，是全球规模最大的电力输送网络。 国家电网的测算显示，引入具身智能设备后，高危作业人员暴露风险可降低90%以上，安全事故发生率预计下降80%。 这两个数字，是整个计划最核心的逻辑支撑。
这笔投资的经济账同样清晰。 国家电网在规划文件中明确给出了数据：单台设备年均可节省50至80万元人工成本，投资回收期约为2至3年。 与此同时，巡检效率预计提升5倍，故障处理时间平均缩短60%，供电可靠性同步提升0.5个百分点。 两到三年的回收期，在基础设施投资领域属于相当优质的周期。 中国电力系统长期面临人员短缺与老龄化压力，偏远地区招募并留住有经验的检修工人越来越困难。 机器人一旦完成初期部署，边际成本将大幅下降。 68亿元的具身智能投入，只占国家电网全年智能化投资总额800亿元的8.75%。
这意味着此次机器人采购，仅仅是更宏大的电网数字化转型图景中的一个局部。 若加上南方电网及各地方能源集团的跟进需求，业内预计2026年全年电力行业具身智能总投入将突破百亿元。 参与此次供货的企业阵容，显示出国家电网对整个赛道的扶持意图。
云深处、宇树、智元、优必选、傅利叶等国内头部机器人厂商悉数入选。
规划文件明确要求，所有设备须优先遴选能与“光明电力大模型”深度适配、支持本地化部署的厂商，以保障数据安全。 按照规划时间表，2026年底前，重点区域具身智能渗透率须达到30%。2027年，智能体应用普及率和高危作业场景覆盖率均须超过80%。 到2030年，目标是实现具身智能与数字孪生电网深度融合，全面完成电网自主化运维。
机器人在无人变电站内24小时自主巡逻，感知异常后自动上报并调度检修。人形机器人在高压环境中完成精密操作。 数字孪生系统在云端实时镜像整张物理电网的运行状态。 大规模机器人部署牵涉复杂地形的适应性、软硬件协同稳定性、现场运维团队的培训以及大量意料之外的边缘案例。 国家电网在规划文件中专门划拨8亿元用于技术研发、2亿元用于人才培养，以应对这些挑战。 高危、肮脏、枯燥的电网一线岗位逐渐被机器人接管，这是时代不可阻挡的大势。

全球先进封装比较


一、核心技术路线对比
  • 台积电（TSMC）核心：CoWoS（2.5D）+ SoIC（3D）+ InFO，3DFabric全栈平台。
特点：全硅中介层，互连密度最高；支持8颗HBM3+2颗SoC，带宽5.3TB/s。
代表：英伟达H100/H200、AMD MI300X。
  • 英特尔（Intel）核心：EMIB（2.5D硅桥）+ Foveros（3D） 。
特点：局部硅桥+有机基板，成本低、良率高；支持>8倍光罩尺寸超大封装 。
代表：Xeon CPU、Ponte Vecchio GPU。
  • 日月光（ASE）核心：FOCoS-Bridge（TSV硅桥）+ VIPack，OSAT全能路线 。
特点：扇出型+硅通孔，电阻降72%、电感降50%；支持多芯片异构集成。
代表：AMD、博通、HBM封测。
  • 长电科技（JCET）核心：XDFOI（2.5D/3D）+ HBM3E封装，国产高性能路线。
特点：对标CoWoS，4nm/1500mm²封装，良率98.5%；HBM3E 8层堆叠良率98.5%。
代表：SK海力士独家HBM封测、英伟达/AMD供应链。
二、关键性能指标对比（2026）
互连密度（I/O/mm²）
台积电：10000+（CoWoS-S5）
英特尔：5000–8000（EMIB-T）
日月光：6000–9000（FOCoS-Bridge）
长电：8000+（XDFOI）
  • 最大封装面积（mm²）
台积电：2400（CoWoS-S5）
英特尔：6800+（EMIB-T，2026年底）
日月光：7225（85×85mm）
长电：1500（XDFOI）
  • HBM支持能力
台积电：8颗HBM3/4，带宽5.3TB/s
英特尔：4–6颗HBM3，带宽3.2TB/s
日月光：4颗HBM3，带宽2.8TB/s
长电：8层HBM3E，良率98.5%
  • 良率（量产）
台积电：98%+（CoWoS）
英特尔：90%+（EMIB-T）
日月光：95%+（FOCoS-Bridge）
长电：98.5%（HBM3E）、99.5%（XDFOI）
三、成本与产能对比
  • 成本（单颗高端AI封装）
台积电：$800–1000（CoWoS）
英特尔：$300–500（EMIB-T）
日月光：$400–600（FOCoS-Bridge）
长电：$300–450（XDFOI，约为台积电60%）
  • 月产能（2026年底）
台积电：13万片（CoWoS，英伟达占60%）
英特尔：5万片（EMIB-T，新墨西哥州）
日月光：8万片（先进封装总产能）
长电：3万片（XDFOI）+全球15% HBM产能
四、综合优劣势总结
  • 台积电优势：性能天花板、良率最高、生态垄断（英伟达/AMD/苹果）。
劣势：成本极高、产能紧张、被卡脖子风险。
  • 英特尔优势：性价比高、扩展性强、自主可控，适配UCIe开放标准 。
劣势：高端性能略逊、生态成熟度不足。
  • 日月光优势：全球最大OSAT、技术全面、客户多元（AMD/博通/高通）。
劣势：高端2.5D性能不及台积电、依赖台积电生态。
  • 长电科技优势：国内唯一2.5D/3D量产、HBM良率全球顶尖、成本低，国产替代核心。
劣势：最大封装面积偏小、高端客户资源弱、技术积累短。
五、结论
  • 顶级AI芯片（H100级）：选台积电（性能第一，贵但稳）。
  • 中高端HPC/CPU：选英特尔（性价比高，自主可控）。
  • 通用高端封测：选日月光（全能稳定，客户多）。
  • HBM存储+国产AI：选长电（良率顶尖，成本低，国产首选）。
莫大康：浙江大学校友，求是缘半导体联盟顾问。亲历50年中国半导体产业发展历程的著名学者、行业评论家。
以上评价仅代表嘉宾立场。
求是缘半导体联盟版权所有，转载需注明出处。
求是缘半导体联盟开设‘莫大康专栏’，公众号底部点击‘精彩回顾-专家专栏’查看。
如有疑问，敬请留言。