• 日本并非主动制裁，而是被上游卡原料：日企生产WF₆所需高纯度钨粉80%+来自中国。

• 2025 年中国将钨列为战略矿产、收紧出口管控，原料价暴涨。

• 叠加关东电化工厂爆炸（产能受损）、化工收缩、库存见底，仅能维持到2026年5—6月。

• 日本占全球约25%—40%产能，断供造成全球数千吨级缺口。

• 先进制程“金属互联生命线”：用于CVD沉积钨薄膜、填充7nm及以下芯片接触孔/通孔

• 3D NAND 闪存（232层+）刚需，层数越高用量越大

• 6N （99.9999%）+超高纯决定良率，暂无替代

• 价格暴涨：2025年底至今已涨70%—90%，断供后或再跳涨。

• 国内自给率约65%：4N—5N（成熟制程）：基本自给

• 6N+ （先进/存储）：仍有约35%—50%依赖进口，主要是日本高端稳定货源

• 中芯、长鑫、长江存储先进线短期成本上升、备货压力。

• 中国握全链优势：全球钨资源79%—83%、产能80%+在中国

• 中国WF₆总产能约4500吨/年（全球55%+）

• 头部国产已达国际水平：

• 全球客户转向中国：三星、SK海力士、台积电等加速验证国产。04

• 竞争单位变了：从“单颗芯片”→整机柜 / 数据中心系统。

• 评价标准变了：不再只看频率 / 晶体管数，而是看：

• 技术目标变了（十年挑战）：

• Chiplet （小芯片） + 3D 堆叠：把 CPU/GPU/ 存储 /HBM 叠在一起，缩短数据路径。

• 先进封装（ CoWoS 、 SoIC 、混合键合）：封装即“系统集成” 。

• 存算一体、近存计算：减少数据搬运，破“内存墙”。

• 异构芯片协同：不同芯片各擅所长，统一调度（如预填充 / 解码分离）。

• 设计 - 制造 - 封测 - 软件深度绑定（ DTCO/STCO ）

• 产业链“网状生态”：设备 / 材料 /EDA/IP/ 芯片 / 整机 / 云厂商联合定义方案

• 开源与标准共建： RISC-V 、 Chiplet 接口、 CXL 互联

• 云厂商、 ODM 、芯片厂联合定义产品

• 算力即服务（ Compute as a Service ）

• 场景化定制：自动驾驶、机器人、工业、通信等专用系统栈

• 思维升级：从“芯片专家”→系统架构师

懂芯片、懂软件、懂散热、懂功耗、懂数据中心。

• 能力重构

• 组织调整

• 跨部门、跨公司联合团队

• 与云厂商 / 整机厂深度战略合作

• 强链补链：设备 / 材料 /EDA/IP 全链条自主，不卡脖子

• 新型举国体制 + 市场协同：揭榜挂帅、联合实验室

• 区域集群：长三角 / 粤港澳 / 北京形成设计 - 制造 - 封测 - 应用闭环

• 标准主导：参与 Chiplet 、 UCIe 、 CXL 等国际标准

• 从单一技能 → 跨学科复合能力

• 学习重点： Chiplet 、 3DIC 、先进封装、系统架构、异构计算、 AI 编译。

1. 透镜的“完美”苛求：

• 为了达到 1.35NA ，必须使用超大口径的透镜。目前的材料（如高纯熔石英）很难做到在这么大尺寸下完全无杂质、无双折射。

• 透镜表面哪怕只有原子级别的划痕或微小污渍，在 193nm 波长下都会产生严重的光散射，导致图像模糊。

• 光学系统需要在极宽的光谱范围内保持消色差。 ArF 光源是窄带但仍有谱宽，必须确保不同颜色的光汇聚到同一个焦点，且误差控制在纳米级（甚至皮米级）。

1. 纯水的动态控制：

• 在镜片和晶圆之间，有一层约 0.1mm 厚的流动水层。光刻机扫描速度极快（每秒数毫米），这层水必须稳定、均匀、无气泡。

• 气泡灾难：水中产生一个微小的气泡，折射系数瞬间改变，这一帧曝光就彻底报废。需要超高精度的流体动力学设计。

• 水必须是超纯水（电阻率 >18.2 M Ω· cm ），否则离子会污染昂贵的光学镜片。

• 温度控制精度必须达到 ± 0.001 ℃。因为水的折射率随温度变化，温度波动 0.01 ℃，对焦就会跑偏。

1. 同步扫描与对准：

• 晶圆以高速穿过光刻焦平面，系统必须实时测量位置并进行亚纳米级的动态补偿。

• 两个工作台的运动误差不能超过发丝直径的几千分之一。

• 地面的微震动、空调的风声、甚至附近车辆经过的震动，都可能破坏光刻图案。需要极其复杂的主动隔振系统（磁悬浮、空气弹簧等）来抵消。

1. 绝对洁净：

• 光刻区的洁净度要求远高于普通无尘室。一颗直径 1 微米的灰尘落在镜片上，就可能导致整片晶圆报废。

• 整个机器的主体温度必须恒定在 ± 0.01 ℃ 甚至更高精度。因为金属和玻璃的热胀冷缩， 1 ℃ 的温差会导致尺寸漂移几微米，足以让图案错位。

1. 现有 TCB / MR-MUF 还能撑到 HBM4 （ 12~16 层）

• JEDEC 已把 HBM 高度上限从 725 μ m 放宽到 900 μ m

• 改良热压键合（ TCB ） + 新型底部填充（ MR-MUF ）可稳定做 16 层

• HBM4 （ 12 层→ 16 层）完全不需要混合键合，良率 / 成本更可控

1. HBM5 必须混合键合：物理极限到了

• HBM5 目标 20 层以上 堆叠

• 传统微凸点（ ~15 μ m pitch ）： 20 层总高度超标、散热炸、带宽不够

• 混合键合： Cu-Cu 直接键合、无凸点、间距 <10 μ m （甚至亚微米）

• 带宽↑ 30%+ 、功耗↓ 40%+ 、层间距几乎为零、散热更好

• SK 2026 年才下单混合键合设备（应用材料 +BESI ）

• 设备交付： 2026 下半年；产线调试 / 验证： 2027~2028

• 良率爬坡：从样品→小批量→大规模，需要 3~4 年

• 刚好 2029~2030 年 HBM5 量产 成熟

1. 表面精度：原子级平整 + 极致洁净

• 介质层粗糙度 <0.5nm ，铜垫 <1nm

• 1 个 1 μ m 颗粒 → 大片键合空洞 → 整颗报废

• 要求 ISO Class 3 （ Class 1 ） 洁净室（比传统封装高 2 级）

• Die-to-Wafer （ D2W ）对准误差 <100nm

• Wafer-to-Wafer （ W2W ） <50nm

• 传统 TCB 是 3~10 μ m 精度 → 差 100~200 倍

• DRAM 已减薄到 <30 μ m ，极易翘曲

• 多层（ 16/20 层）累计翘曲 → 接触不良、开裂、短路

• 热膨胀系数（ CTE ） mismatch → 退火后分层、失效

• HBM 16/20 层：一层坏 → 整颗废

• 混合键合良率目前仅 ~60~70% ，远低于量产要求 >95%

• 键合前不能探针测试（会损伤表面）→ 必须 KGD （已知好芯） 前置

• 单台混合键合机 ≈ 传统 TCB 2 倍以上

• 配套： CMP 、等离子清洗、高精度量测、洁净室升级

• 工序多、良率敏感 → 单位成本远高于 TCB

• 层数↑ → 热阻↑ → 热点温度超标

• 铜 - 铜界面、 TSV 应力 → 长期可靠性风险

• HBM3E （当前）：样品验证混合键合，量产仍 TCB

• HBM4 （ 2025~2027 ）：少量混合键合，主力 MR-MUF/TCB 16 层

• HBM5 （ 2029~2030 ）：混合键合全面量产， 20 层 +08

• 初期月产 10 万片 2nm 产线，机构测算投资 300 – 450 亿美元，远高于计划的 200 – 250 亿美元 。

• 特斯拉 2026 年自由现金流预计为负 87 亿美元，叠加机器人、 FSD 等大额资本开支，自身造血能力完全不足。

• 英特尔仅提供技术与代工，不会承担大额现金投入；外部融资（主权基金 / 私募）面对千亿级终极目标，意愿与规模均不匹配。

• 独家垄断：全球仅 ASML 能产 EUV ， 2026 年 EUV 年产能约 50 台，订单已排至 2028 年。

• 优先级挤压：英特尔、台积电、三星已提前锁定 EUV 光刻机的产能， TeraFab 作为新客户，获取设备的等待周期至少 18 – 24 个月。

• 数量级缺口：月产 10 万片 2nm 需 40 台标准 EUV ，即便全速交付， 2028 年前也无法凑齐。

• 短期（ 3 – 5 年，月 10 万片）：它的成功率仅 30 – 40% 。依赖英特尔技术输血、美国补贴与分步投入，但设备与现金流缺口仍会导致进度大幅延后 。

• 长期（ 5 – 10 年，月 100 万片 /1 万亿美元目标）：它的成功率可能仅≤ 10% 。资金、设备、全球产业生态均不具备实现条件，更可能是“技术验证 + 部分代工”的战略布局，缺乏全产业链自建能力。